頻出ケースを高速化せよ Make the common case fast
稀な例外のために common case を犠牲にしない——パターソン／ヘネシーの設計原則と、アムダールの法則による定量的実践を整理する。
デイヴィッド・パターソンが著書や研究の中で説く「アムダールの法則を実践する（設計に具現化する）」とは、直感や推測に頼らず定量的な測定に基づいて「最も時間を消費している共通処理（Common Case）にリソースを集中させ、かつ高速化できない残余部分（ボトルネック）を徹底的に削ぎ落とすこと」を意味します。
アムダールの法則を実際のコンピュータ設計に落とし込む際の核心は、以下の原則に集約されます。
1. 「Make the common case fast（頻出ケースを高速化せよ）」の定量的実践
パターソンらの教科書における最重要指針「頻出ケースを高速化せよ」の数学的根拠がアムダールの法則です。
- 割合（Fraction）の事前測定: 設計者はまずプロファイラを用いて、プログラムの実行時間の大部分（例えば80%〜90%）がどこで消費されているかを厳密に測定します。
- リソースの集中配分: 実行時間のわずか5%しか占めない特殊処理を10倍高速化しても、全体としては約4.7%しか速くなりません。一方、時間の80%を占める基本命令をわずか1.5倍高速化するだけで、全体性能は約35%向上します。ハードウェアのトランジスタや電力予算を「実行割合の大きい部分」だけに注ぎ込むことが、この法則の基本原則です。
2. 「非高速化部分（残余部分）」を極限まで縮める
アムダールの法則において、改良部分を極限まで高速化（\(\text{Speedup}_{\text{enhanced}} \to \infty\)）したとしても、全体の高速化率は以下の値で頭打ちになります。
パターソンが強調するのは、「ある処理を速くした瞬間、手を付けなかった残りの処理（\(1 – \text{Fraction}_{\text{enhanced}}\)）が新たな最大のボトルネックになる」という点です。
- 逐次処理の削減: 並列計算機において、並列化可能な部分が95%あっても、並列化できない逐次実行部分（Serial portion）が5%残っていれば、プロセッサを1,000個並べても全体の性能向上は最大20倍で頭打ちになります。
- ハードウェア設計での具現化: アクセラレータや並列プロセッサを設計する際、演算ユニットそのものを強化するだけでなく、制御コードの実行、同期オーバーヘッド、ホストCPUとアクセラレータ間のデータ転送といった「手付かずになりがちなオーバーヘッド部分」をいかに削るかが、全体の性能を決定づけます。
3. 収穫逓減を見極め、過剰な複雑化を避ける
アムダールの法則は「投資対効果の限界」を冷徹に示します。
- ある部分の高速化率（\(\text{Speedup}_{\text{enhanced}}\)）を2倍から4倍にするのと、10倍から20倍にするのでは、後者のほうが回路規模や開発難易度が跳ね上がる割に、全体に与える恩恵はわずかです。
- パターソンはこの性質を利用して、「ある機能の高速化にこれ以上ハードウェア資源を割くべきではない潮時」を定量的に判断し、設計の泥沼化や回路の過度な複雑化を防ぐ指針としました。
4. 現代における実践例：ドメイン特化型アーキテクチャ（DSA / TPU）
パターソンは近年、チューリング賞受賞講演「コンピュータアーキテクチャの新たな黄金時代」やGoogleのTPU（Tensor Processing Unit）開発において、アムダールの法則を次のように実践しています。
- 汎用CPUの限界の突破: 単にコア数を増やすだけではアムダールの法則によってスケールしなくなるため、機械学習など特定ドメインのワークロード（全体の99%以上を行列積演算が占めるタスク）に特化したDSAを設計しました。
- ボトルネックの先回り排除: 行列演算自体を圧倒的に高速化すると、今度はメモリからのデータ供給（帯域幅）やホストCPUとの通信がアムダールの法則による新たな限界点となります。そのため、TPUでは大容量オンチップメモリやシストリックアレイ構造を採用し、演算以外のデータ移動オーバーヘッド（非強化部分）を徹底的に抑え込む構造を取っています。
パターソンにとってアムダールの法則とは、単なる机上の計算式ではなく、「どこに注力し、何を割り切り、どこをボトルネックとして警戒すべきかを定量的なデータから導き出すための設計羅針盤」です。
デイヴィッド・パターソン（David Patterson）とジョン・ヘネシー（John Hennessy）が提唱したコンピュータアーキテクチャの基本設計原則において、稀にしか発生しない例外や特殊機能のために一般的な処理（common case / common feature）の性能や構造を犠牲にすることは、最も避けるべきアンチパターンの1つとして位置づけられています。
その理由と背景は、彼らが著書や研究で論じた以下の設計思想に基づいています。
5. 「頻出ケースを高速化せよ（Make the common case fast）」の原則
パターソンらが掲げるアーキテクチャ設計の第1原則は、「最も頻繁に実行される事象の最適化に注力せよ」という点です。
- アムダールの法則の帰結: 全体の性能向上率は、改良する部分が全体の実行時間に占める割合（Fraction）に縛られます。滅多に起きない例外やコーナーケースをどれほどハードウェアで手厚くサポートしても、システム全体に与える恩恵はごくわずかです。
- トレードオフの非対称性: まれにしか使われない例外機構をハードウェアの通常パイプラインに組み込むと、その判定ロジックがクリティカルパスに入り込み、マシン全体のクロック周期（Clock cycle time）が伸びたり、CPI（1命令あたりのサイクル数）が悪化したりします。全体の99%を占める通常命令の実行速度を10%落としてまで、1%未満の例外処理を高速化・特殊化することは、計算上確実に全体の性能低下を招きます。
6. RISC思想とハードウェアの簡素化
パターソンが主導したRISC（縮小命令セットコンピュータ）の開発そのものが、この問題意識から出発しています。
- 従来のCISCプロセッサは、稀にしか使われない複雑な処理や例外的なメモリアクセスをハードウェア命令として追加し続けた結果、制御回路が肥大化し、通常の単純な命令の実行クロックまで遅くなっていました。
- パターソンらは実測データから「プログラムの実行時間の大部分は少数の単純な命令が占めている」ことを証明し、「頻出する単純なケースを極限まで速くハードウェアで処理し、複雑な処理や稀な例外はソフトウェア（OSやトラップハンドラ）に任せる」という割り切りを採用しました。
7. 設計・検証コストの爆発
ハードウェアに例外処理や特殊なフォールバック機構を過剰に組み込むと、回路面積や消費電力（静的・動的電力）が増加するだけでなく、設計検証のコストが跳ね上がります。
- プロセッサのエラーやバグの大部分は、パイプラインの深層で稀な例外（割り込み、ページフォールト、投機実行の破棄など）が通常動作と交差する境界条件で発生します。
- 通常のパスに影響を与えるような複雑なハードウェア例外機構は、テスト工数の増大や出荷遅延という観点からも費用対効果（コストパフォーマンス）が極めて悪いと指摘されています。
したがって、「common feature（一般的な処理・基本機能）を損なってまで、例外処理や特殊な例外機能をハードウェアに組み込むことは費用対効果が悪い」という見立ては、パターソン教授の設計思想およびコンピュータアーキテクチャの定説と完全に一致しています。稀な例外は低速なフォールバック（トラップやソフトウェア介入）で対処し、通常パスのシンプルさと高クロック・低レイテンシを最優先することが、一貫して推奨されるアプローチです。