FLOPs 電子制御による有効仕事量の質量と速さの定義とは
1. 思考の原型：ヘネシー＆パターソンの「プロセッサ性能の鉄則（Iron Law）」
コンピュータアーキテクチャ『Computer Architecture: A Quantitative Approach』の著者であるジョン・ヘネシー（John Hennessy）とデイビッド・パターソン（David Patterson）は、CPU性能を評価する以下の有名な「鉄則」を定式化しました。
\[\displaystyle \text{Execution Time} = \frac{\text{Instructions}}{\text{Program}} \times \frac{\text{Clock Cycles}}{\text{Instruction}} \times \frac{\text{Seconds}}{\text{Clock Cycle}}\]
この「プログラム・命令・ハードウェアの各層に要因を因数分解して性能を評価する」というアプローチが、前回の分解モデルの構造的な原型となっています。
さらに両氏は2018年のチューリング賞記念講演「A New Golden Age for Computer Architecture」において、デナード則と従来のムーアの法則の限界を指摘し、今後のコンピューティングは「ドメイン特化アーキテクチャ（DSA）」と「ハードウェアとソフトウェアの協調設計（Co-Design）」によって駆動されると宣言しました。これが「アーキテクチャ適合度」および「協調ソフトウェア」の理論的根拠です。
2. スケーリングの再定義：ジェンスン・フアン（NVIDIA）の「フルスタック・アクセラレーション」
AI時代においてこの因数分解を実務として実証し続けているのが、NVIDIAのCEOジェンスン・フアン（Jensen Huang）です。
フアンは度重なるGTC基調講演などで、GPUの計算性能がムーアの法則を上回るペースで拡大する現象（通称「黄の法則 / Huang’s Law」）の背景として、単一の半導体プロセスではなく「フルスタックのイノベーション」を挙げています。
FULL-STACK — 性能因数分解の4層
3D積層やチップレットによるトランジスタ搭載密度の向上。
Tensor Coreやスパース性（Sparsity）ハードウェアの導入。
FP32/64依存を脱却し、TF32、FP16、FP8、FP4、さらにはNVFP4へと低精度化を進めることで、同一シリコン面積から取り出せる演算数を数倍に跳ね上げる手法。
CUDA、cuDNN、TensorRT、NVLinkによるクラスタ全体の統合制御。
この数式は、ヘネシーとパターソンが打ち出した「DSAとCo-Designの理論」、そしてジェンスン・フアンが実践する「フルスタック・アクセラレーテッド・コンピューティングの実態」を、プロセッサ性能の因数分解モデルとしてひとつの乗算式に集約した概念的フレームワークと言えます。
ハードウェアとソフトウェアの協調設計やドメイン特化アーキテクチャがなぜ新時代の計算力の源泉となるのかは、チューリング賞受賞講演 David Patterson’s lecture on A New Golden Age for Computer Architecture で思想的背景が解説されています。